Xilinx SDAccel SDSoC Vivado PetaLinux 2019.1.3
Год/Дата Выпуска: 2019
Версия: 2019.1.3
Разработчик:
Xilinx Inc.
Разрядность: 64bit
Язык интерфейса: Английский
Таблэтка: присутствует, также активирует встроенные в пакет IP-ядра
Системные требования:
Linux, 64-bit:
• Red Hat Enterprise Workstation/Server: 7.4, 7.5, 7.6
• CentOS: 7.4, 7.5, 7.6
• SUSE Linux 12.4
• Ubuntu 16.04.5 LTS, 18.04.1 LTS
Windows 7 SP1/ 8.x/ 10 Professional (64-bit)
Оперативная память: 16 GB (32 GB рекомендуется)
Объем жесткого диска для полной установки ~ 65 Гб.
Системные требования SDAccel:
Наличие одного из ускорителей:
• Xilinx Kintex UltraScale FPGA KCU1500 Reconfigurable Acceleration card based on XCKU115-FLVB2104-2-E FPGA,
• Xilinx Virtex UltraScale+ FPGA VCU1525 Reconfigurable Acceleration card based on XCVU9P-L2FSGD2104E FPGA.
Хост-компьютер для ускорителя с характеристиками:
• Мат. плата с поддержкой слота PCIe Gen3 X8 slot.
Компьютер для программирования: ПЭВМ с установленной средой Vivado Design Suite и кабелем Xilinx Platform Cable USB 2 (HW-USB-II-G).
Системные требования SDSoC:
Наличие одной из платформ разработчика:
• ZC702, ZC706, ZedBoard на базе Zynq-7000 SoC,
• ZCU102, ZCU104, ZCU106 на базе Zynq UltraScale+ MPSoC.
Описание: SDAccel — это система программирования на OpenCL, С/С++ для гетерогенных систем с реализацией аппаратных ускорителей на FPGA фирмы Xilinx. OpenCL является одним из вариантов применения языка С++ для разработки прошивок ПЛИС. SDAccel поддерживает любую комбинацию из OpenCL, C, и C ++ ядер с библиотеками для проектирования FPGA. Эта среда позволяет выполнять параллельное программирование как центрального процессора, так и FPGA ускорителей.
Среда разработки SDSoC предназначена только для Zynq (это микросхема, в которой в одном корпусе есть ПЛИС и процессор АРМ).
Начиная с версии 2016.3, SDAccel и SDSoC объединены в один дистрибутив под названием SDx, который включает в себя также пакет Vivado. SDSoC работает в Windows и Linux. SDAccel работает только под некоторыми версиями Linux.
SDSoC и SDAccel характерны тем, что проект ПЛИС уже отходит на второй план. На первом плане — алгоритм. Обе системы позволяют провести моделирование на уровне исходного алгоритма, написанного на С/C++ и далее перевести его на ПЛИС. Это позволяет резко увеличить сложность алгоритма.
Если сравнить программирование для ПЛИС на VHDL/Verilog и на С/С++, то напрашивается аналогия между программированием для обычных процессоров на С/C++ и на ассемблере. На ассемблере можно сделать более компактный и быстрый код, а на С/С++ можно написать более сложную программу.
Доп. информация:
Версия 2019.1.3 для SDSoC и SDAccel является самой старшей. Далее они не будут выпускаться отдельно, поскольку будут включены в состав среды Vitis.
